

Soluzione della prova scritta di Fondamenti di Elettronica

del 19 febbraio 2015, parte digitale

- 1) La famiglia logica è np-CMOS, detta anche NORA. I due blocchi ϕ_n implementano NAND a 2 ingressi, ma anche il blocco ϕ_p è un NAND. La funzione logica è quindi $F = AB + \bar{A}\bar{B}$.
- 2) Il ritardo complessivo è il ritardo di un blocco ϕ_n (hanno entrambi lo stesso ritardo e non commutano mai insieme) che carica il transistor 10 (o 11, non fa differenza) del blocco ϕ_p , a cui va aggiunto il tempo richiesto dal blocco ϕ_p per caricare la C_L . Quindi:

$$t_p = \frac{2C_{in,10}}{\beta_n' \frac{1}{3} V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta_p' \frac{1}{2} S_{10} V_{DD}} F(V_T/V_{DD})$$

dove $C_{in,10} = (C_{OX} L_{MIN}^2 + 2C_{GSO} L_{MIN}) S_{10}$. Si noti che il ritardo del blocco ϕ_n è stato calcolato considerando la scarica attraverso la serie di 3 nMOSFET ad area minima, mentre il ritardo del blocco ϕ_p è la carica attraverso 2 pMOSFET entrambi con fattore di forma S_{10} . Derivando rispetto ad S_{10} e ponendo la derivata a zero, troviamo:

$$S_{10} = \sqrt{\frac{2C_L \frac{\beta_n'}{\beta_p'}}{3(C_{OX} L_{MIN}^2 + 2C_{GSO} L_{MIN})}} = 14.9$$

- 3) Col valore di S_{10} si cui sopra troviamo $t_p = 720ps$
- 4) Quando il clock è basso i blocchi ϕ_n sono in pre-carica, mentre i blocchi ϕ_p sono in pre-scarica. La durata minima di questa fase è quindi il massimo tra i seguenti tempi:

$$t_{pre} = \max \left\{ \frac{2C_{in,10}}{\beta_p' V_{DD}} F(V_T/V_{DD}), \frac{2C_L}{\beta_n' V_{DD}} F(V_T/V_{DD}) \right\} = \max\{240ps, 1.3ns\} = 1.3ns$$

dove $C_{in,10} = 8.9fF$

- 5) Ogni blocco ϕ_n (NAND) scarica la sua capacità di carico $C_{in,10}$ in media ogni 4 cicli, mentre il blocco ϕ_p dissipa nella pre-scarica a valle di una carica della C_L tramite il blocco ϕ_p . Quindi

$$P_d = V_{DD}^2 f_{ck} \left(2 \frac{1}{4} C_{in,10} + P_F C_L \right) = 12.3 \mu W.$$

dove $P_F = \frac{1}{2} \frac{1}{2} + \frac{1}{2} \frac{1}{2} = \frac{1}{2}$